Fournit une vue d'ensemble de la technologie derrière les portes logiques, couvrant les familles TTL et CMOS et abordant les dangers statiques et dynamiques, les horloges fermées et le débouncing des commutateurs.
Explore la mise en œuvre de portes logiques dans le matériau semi-conducteur, en se concentrant sur les technologies TTL et CMOS, les circuits intégrés, les dangers, les horloges, les bascules D et le débouncing des commutateurs.
Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.
Explore les systèmes logiques d'ascenseur, y compris l'analyse du comportement, les fonctions logiques, les verrous SR et les verrous de réinitialisation.
Couvre les éléments de mémoire dynamiques, les verrous, les bascules, les paramètres de synchronisation, le décalage d'horloge et la canalisation synchrone.
Fournit une vue d'ensemble des circuits logiques numériques, en se concentrant sur les systèmes de mémoire et les décodeurs binaires, y compris leurs protocoles de fonctionnement et d'accès.
Introduit des circuits logiques séquentiels et des éléments de mémoire, en se concentrant sur leur rôle dans les systèmes numériques et les applications pratiques.
Couvre l'importance de la distribution de l'horloge, de l'impact de l'horloge, de la construction d'arbres horlogers efficaces et des défis d'équilibrage.
Examine la vérification formelle des conceptions de Chisel à l'aide de résolveurs SMT et couvre des exemples tels que les assertions différées et les preuves par induction.
Introduit des mesures SCOAP pour l'analyse de testabilité dans les systèmes VLSI, couvrant la contrôlabilité, l'observabilité et la prédiction de longueur de vecteur de test.
