Explore l'analyse de synchronisation statique dans la conception du système numérique, couvrant les exigences de temps de configuration et de maintien, les chemins critiques et les conditions de synchronisation.
Explore le flux de conception du backend dans la conception ASIC semi-personnalisée, couvrant la mise en page, la génération d'arbre d'horloge et la préparation du ruban adhésif.
Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.
Explore le flux de conception RTL, l'intégration au niveau de la puce, les cellules standard et l'analyse de synchronisation statique dans la conception VLSI.
Fournit une vue d'ensemble des circuits logiques numériques, en se concentrant sur les systèmes de mémoire et les décodeurs binaires, y compris leurs protocoles de fonctionnement et d'accès.
