Couvre les principes de la conception synchrone RTL, des circuits numériques personnalisés, de la visualisation des diagrammes Y, des classes de signaux et de la gestion de la hiérarchie.
Couvre la modélisation des circuits logiques séquentiels en VHDL, y compris les processus, les instructions de contrôle, les tongs, les compteurs et les registres.
Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.
Introduit des circuits numériques, couvrant les systèmes binaires, les opérateurs logiques, l'algèbre booléenne, les éléments de mémoire, et des exemples pratiques comme les décodeurs BCD et les registres de décalage.
Fournit une vue d'ensemble des circuits logiques numériques, en se concentrant sur les systèmes de mémoire et les décodeurs binaires, y compris leurs protocoles de fonctionnement et d'accès.
Examine la vérification formelle des conceptions de Chisel à l'aide de résolveurs SMT et couvre des exemples tels que les assertions différées et les preuves par induction.
