Explore les circuits logiques synchrones, les techniques de modélisation, la minimisation des états et l'optimisation des machines à états finis pour la réduction de surface.
Couvre la conception et la synthèse des machines à états finis, y compris l'exhaustivité, la cohérence, les états fantômes et les tables de transition.
Couvre la conception d'une machine d'état fini pour un système de serrure de porte et explique le modèle Moore FSM avec la validation de clé et les indicateurs de LED.
Explore des algorithmes de graphes comme BFS et DFS, en discutant des chemins les plus courts, des arbres couvrants et du rôle des structures de données.
