Passer au contenu principal

Recherche

Afficher tous les résultats pour

Accueil

Personne

Alberto Jimenez Pacheco

Cette personne n’est plus à l’EPFL

À propos
Confidentialité
Mentions légales

Copyright © 2026 EPFL, tous droits réservés

Graph Chatbot

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Publications associées (3)

Veuillez noter qu'il ne s'agit pas d'une liste complète des publications de cette personne. Elle inclut uniquement les travaux sémantiquement pertinents. Pour une liste complète, veuillez consulter Infoscience.

Testbed for Fast-Deployable Flying WiFi Networks

Jean-Christophe Zufferey, Dario Floreano, Bixio Rimoldi, Alberto Jimenez Pacheco, Grégoire Hilaire Marie Heitz, Stefano Rosati, Karol Jacek Kruzelecki

EPFL's Information Processing Group (IPG) and Laboratory for Intelligent Systems (LIS), in conjunction with SenseFly (a LIS spin-off) recently started a project aimed at developing a testbed to experiment with self-organized wireless networks carried by au ...

2013

Implementation of a Wireless Mesh Network of Ultra Light MAVs with Dynamic Routing

Jean-Christophe Zufferey, Dario Floreano, Bixio Rimoldi, Yannick Gasser, Alberto Jimenez Pacheco

This paper describes the implementation and characterisation of a mobile ad-hoc network (MANET) of ultra-light intelligent flying robots. The flying nature of the network makes it suitable to collect or disseminate content in urban areas or challenging ter ...

2012

A Novel Conflict-Free Memory and Processor Architecture for DVB-T2 LDPC Decoding

Alberto Jimenez Pacheco

In this paper, we present a flexible architecture for an LDPC decoder that fully exploits the structure of the codes defined in the DVB-T2 standard (Digital Video Broadcasting - Second Generation Terrestrial). We propose a processor and memory architecture ...

2011