Passer au contenu principal

Recherche

Afficher tous les résultats pour

Accueil

Personne

Mattia Cacciotti

Cette personne n’est plus à l’EPFL

À propos
Confidentialité
Mentions légales

Copyright © 2026 EPFL, tous droits réservés

Graph Chatbot

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Publications associées (4)

Veuillez noter qu'il ne s'agit pas d'une liste complète des publications de cette personne. Elle inclut uniquement les travaux sémantiquement pertinents. Pour une liste complète, veuillez consulter Infoscience.

Exploiting Errors for Efficiency: A Survey from Circuits to Applications

Damien Zufferey, Babak Falsafi, Sasa Misailovic, Eva Darulova, Dorde Jevdic, Alexandros Daglis, Mattia Cacciotti

When a computational task tolerates a relaxation of its specification or when an algorithm tolerates the effects of noise in its execution, hardware, system software, and programming language compilers or their runtime systems can trade deviations from cor ...

ASSOC COMPUTING MACHINERY2020

Hardware Acceleration of HDR-Image Tone Mapping on an FPGA-CPU Platform Through High-Level Synthesis

Christian Enz, Vincent Frédéric Camus, Mattia Cacciotti, Jérémy Lucien Maurice Schlachter, Alessandro Pezzotta

In this paper, the hardware acceleration of a tone-mapping algorithm for High-Dynamic-Range image processing is presented. Starting from the C++ source code, High-Level Synthesis has been performed using Xilinx SDSoC for a Xilinx Zynq SoC device. After an ...

IEEE2018

Design of Approximate Circuits by Fabrication of False Timing Paths: The Carry Cut-Back Adder

Christian Enz, Vincent Frédéric Camus, Mattia Cacciotti, Jérémy Lucien Maurice Schlachter

This paper introduces a novel method for designing approximate circuits by fabricating and exploiting false timing paths, i.e. critical paths that cannot be logically activated. This allows to strongly relax timing constraints while guaranteeing minimal an ...

2018