Suite (mathématiques)vignette|Exemple de suite : les points bleus représentent ses termes. En mathématiques, une suite est une famille d'éléments — appelés ses « termes » — indexée par les entiers naturels. Une suite finie est une famille indexée par les entiers strictement positifs inférieurs ou égaux à un certain entier, ce dernier étant appelé « longueur » de la suite. Lorsque tous les éléments d'une suite (infinie) appartiennent à un même ensemble , cette suite peut être assimilée à une application de dans .
Couplage croiséEn chimie organique, un couplage croisé est une réaction de couplage entre deux fragments moléculaires par formation d'une liaison carbone-carbone sous l'effet d'un catalyseur organométallique. Par exemple, un composé , où R est un fragment organique et M un métal du groupe principal, réagit avec un halogénure organique , où X est un halogène, pour former un produit . Les chimistes Richard Heck, Ei-ichi Negishi et Akira Suzuki ont reçu le prix Nobel de chimie 2010 pour avoir développé des réactions de couplage catalysées au palladium.
Synthèse peptidiqueEn chimie organique, la synthèse peptidique est la production de peptides, des composés organiques, dans lesquels des acides aminés sont liés par l'intermédiaire de liaisons amide, qui dans ce cas prennent le nom de liaisons peptidiques. Le processus biologique de la production de peptides longs (protéines) est connu comme la biosynthèse des protéines. Les peptides sont synthétisés par le couplage du groupe carboxyle d'un acide aminé avec le groupe amino de l'acide aminé suivant dans la molécule.
High-level synthesisHigh-level synthesis (HLS), sometimes referred to as C synthesis, electronic system-level (ESL) synthesis, algorithmic synthesis, or behavioral synthesis, is an automated design process that takes an abstract behavioral specification of a digital system and finds a register-transfer level structure that realizes the given behavior. Synthesis begins with a high-level specification of the problem, where behavior is generally decoupled from low-level circuit mechanics such as clock-level timing.
Synthèse logiqueEn électronique, la synthèse logique (RTL synthesis) est la traduction d'une forme abstraite de description du comportement d'un circuit (voir Register Transfer Level) en sa réalisation concrète sous forme de portes logiques. Le point de départ peut être un langage de description de matériel comme VHDL ou Verilog, un schéma logique du circuit. D'autres sources sont venues s'additionner depuis les années 2010, comme l'utilisation de la programmation en OpenCL. Le point d'arrivée peut être un code objet pour un CPLD ou FPGA ou la création d'un ASIC.
