Application-specific integrated circuit

Applied sciences
Génie informatique
Matériel informatique
Application-specific integr...

À propos
Confidentialité
Mentions légales

Graph Chatbot

Séances de cours associées (31)

Tableaux de portes programmables sur le terrain (FPGA)

Couvre les principes de base et l'architecture des FPGA (Field Programmable Gate Arrays) et leurs options de mise en œuvre pour les circuits numériques.

Périphériques logiques programmables : PAL, GAL, CPLD

Couvre PAL, GAL, CPLD et la transition vers les FPGA en utilisant des HDL.

Architecture FPGA : LUT et Arrays de routage

Explore l'architecture FPGA, y compris les LUT et les réseaux de routage, l'évolutivité et les défis de placement.

Conception RTL semi-personnalisée: flux de conception et cellules standard

Explore le flux de conception RTL, l'intégration au niveau de la puce, les cellules standard et l'analyse de synchronisation statique dans la conception VLSI.

Périphériques logiques programmables : PAL, GAL, CPLD

Couvre PAL, GAL, CPLD, et l'évolution vers les FPGA, en expliquant leur architecture et leurs avantages.

Matériel Description Langues

Explore l'histoire et l'importance des langages de description de matériel dans l'automatisation des processus de conception et la description du matériel parallèle.

Programmation FPGA avec Speedgoat : traitement du signal en temps réel

Met l'accent sur la mise en œuvre d'un générateur de fonctions carrées utilisant la technologie Speedgoat FPGA et les techniques de traitement du signal en temps réel.

Vérification basée sur la simulation

Explore la vérification basée sur la simulation dans les systèmes VLSI à l'aide d'algorithmes basés sur le code compilé et les événements.

Logic Design : règles de base et expansion de Shannon

Couvre les règles de base de la conception logique et l'expansion de Shannon dans les fonctions booléennes.

Semicustom RTL Design : Frontend avec Synthesis

Couvre les bases de la conception VLSI, en se concentrant sur le flux de conception semi-personnalisé.

Semicustom RTL Design: Backend

Explore le flux de conception du backend dans la conception ASIC semi-personnalisée, couvrant la mise en page, la génération d'arbre d'horloge et la préparation du ruban adhésif.

Transistors moléculaires : conception et simulation

Explore les transistors moléculaires pour le calcul logique, la conception, la simulation et la fabrication, en mettant l'accent sur les parasites d'interconnexion et les performances des appareils.

Dispositifs logiques programmables : introduction à GAL et CPLD

Présente GAL et CPLD, couvrant l'évolution PAL, les limitations GAL et l'architecture CPLD.

Comment nous concevons les puces : le Digital VLSI Design Flow

Explore les principes et les méthodologies de conception des circuits intégrés, couvrant les flux de conception, les styles VLSI, les niveaux d'abstraction et l'écosystème des semi-conducteurs.

Synthèse de haut niveau: circuits élastiques formellement vérifiés

Présente le développement d'un compilateur de synthèse de haut niveau vérifié pour les circuits élastiques.

Génération d'une adresse IP CLK Generator (PLL) dans Vivado

Couvre le processus de génération d'une adresse IP Clock Generator (PLL) dans Vivado à l'aide de l'outil Clocking Wizard.

Conception numérique: Limites inférieures et recommandations

Couvre les niveaux d'abstraction, le flux de conception de l'EPFL, les limites inférieures et les recommandations de mise en page.

Circuits logiques programmables, FPGA

Explore la classification des circuits logiques, la méthodologie de conception FPGA, la mise en œuvre et l'architecture Altera Cyclone IV.

Programmation FPGA avec Speedgoat: un aperçu complet

Couvre la programmation FPGA avec Speedgoat, en se concentrant sur la synthèse, les pratiques de conception et des exemples pratiques.

Débogage dans le système et IP AXI personnalisée

Couvre le débogage dans le système, le marquage des filets, la génération d'IP de débogage et la lecture à partir d'une IP AXI personnalisée.

Page 1 sur 2