Couvre les éléments de mémoire dynamiques, les verrous, les bascules, les paramètres de synchronisation, le décalage d'horloge et la canalisation synchrone.
Couvre les principes de la conception synchrone RTL, des circuits numériques personnalisés, de la visualisation des diagrammes Y, des classes de signaux et de la gestion de la hiérarchie.
Couvre les concepts fondamentaux des systèmes logiques, y compris les circuits séquentiels et combinatoires, les diagrammes détat et les machines détat fini.
Explore les circuits logiques synchrones, la modélisation basée sur l'état, les techniques d'optimisation et la minimisation de l'état de la machine à l'état fini.
Couvre les bases de la conception VLSI, y compris la mise à l'échelle, la technologie, le fonctionnement MOSFET et la mise en œuvre du circuit logique.
Explore les circuits logiques synchrones, les techniques de modélisation, la minimisation des états et l'optimisation des machines à états finis pour la réduction de surface.
Couvre la génération d'impulsions, la détection de bord, les erreurs de conception courantes et les signaux d'horloge / réinitialisation dans les circuits logiques.
Introduit des circuits logiques séquentiels et des éléments de mémoire, en se concentrant sur leur rôle dans les systèmes numériques et les applications pratiques.
Couvre l'analyse temporelle des circuits synchrones, en se concentrant sur les bascules, les contraintes temporelles et les problèmes de métastabilité.
Couvre le modèle structurel pour les circuits séquentiels, les réseaux logiques synchrones et les approches de synthèse séquentielle, y compris le retiming.
Couvre les défauts liés et non liés dans les systèmes VLSI, les algorithmes de test de mars, les chemins critiques et les tests de défaut de retard de chemin.
Couvre la génération de modèles vectoriels de test, la modélisation des défauts, les tests structurels et fonctionnels et la mise en œuvre de l'expansion dans le temps.
