Passer au contenu principal

Recherche

Afficher tous les résultats pour

Accueil

Personne

Wladyslaw Grabinski

À propos
Confidentialité
Mentions légales

Copyright © 2026 EPFL, tous droits réservés

Graph Chatbot

À propos de ce résultat

Cette page est générée automatiquement et peut contenir des informations qui ne sont pas correctes, complètes, à jour ou pertinentes par rapport à votre recherche. Il en va de même pour toutes les autres pages de ce site. Veillez à vérifier les informations auprès des sources officielles de l'EPFL.

Unités associées (1)

Groupe de scientifiques IEL

EPFL
STI
IEM
GR-SCI-IEL

Publications associées (14)

Veuillez noter qu'il ne s'agit pas d'une liste complète des publications de cette personne. Elle inclut uniquement les travaux sémantiquement pertinents. Pour une liste complète, veuillez consulter Infoscience.

FOSS EKV2.6 Verilog-A Compact MOSFET Model

Matthias Bucher, Christian Enz, François Krummenacher, Christophe Lallement, Jean-Michel Sallese, Eric Vittoz, Wladyslaw Grabinski

The EKV2.6 MOSFET compact model has had a considerable impact on the academic and industrial community of analog integrated circuit design, since its inception in 1996. The model is available as a free open-source software (FOSS) tool coded in Verilog-A. T ...

IEEE2019

Analog RF and mm-Wave Design Tradeoff in UTBB FDSOI: Application to a 35 GHz LNA

Christophe Lallement, Jean-Michel Sallese, Wladyslaw Grabinski

The state-of-the art RF and millimeter-wave first-cut circuits design requires simple hand calculation methods to avoid time-consuming iterative simulations. The classical MOSFET sizing methods used in advanced technologies, still rely on questionable and ...

IEEE2018

FOSS EKV 2.6 parameter extractor

Jean-Michel Sallese, Wladyslaw Grabinski, Anurag Mangla, Antonios Bazigos, Farzan Jazaeri, Maria-Anna Chalkiadaki

The design of advanced integrated circuits (IC) in particular for low power analog and radio-frequency (RF) application becomes more complex as the device level modeling confronting challenges in micro- and nano-meter CMOS processes. As present CMOS techno ...

Ieee2015